控制周期

這些應(yīng)用按定義的周期時(shí)間運(yùn)行，這個(gè)時(shí)間一般等于，或者是底層伺服電機(jī)驅(qū)動(dòng)器的基波控制/脈寬調(diào)制(PWM)開(kāi)關(guān)周期的幾倍。在圖2所示的這種環(huán)境中，端到端網(wǎng)絡(luò)傳輸延遲是一個(gè)重要參數(shù)。在每個(gè)周期內(nèi)，電機(jī)控制器必須將新位置基準(zhǔn)和其他相關(guān)信息傳輸給圖1中的各個(gè)節(jié)點(diǎn)。然后，PWM周期內(nèi)需要余留足夠的時(shí)間，以供每個(gè)節(jié)點(diǎn)使用新位置基準(zhǔn)和任何新傳感器數(shù)據(jù)來(lái)更新伺服控制算法計(jì)算。然后，各個(gè)節(jié)點(diǎn)通過(guò)依賴(lài)于工業(yè)以太網(wǎng)協(xié)議的分布式時(shí)鐘機(jī)制，在同一時(shí)間點(diǎn)將更新后的PWM矢量應(yīng)用于伺服驅(qū)動(dòng)器。根據(jù)具體的控制架構(gòu)，部分控制回路算法可以在PLC中實(shí)現(xiàn)，如果在網(wǎng)絡(luò)上接收到任何相關(guān)傳感器信息更新后，需要足夠的時(shí)間才能實(shí)現(xiàn)。

圖1 多軸機(jī)床的網(wǎng)絡(luò)拓?fù)浣Y(jié)構(gòu)

圖2 PWM周期和網(wǎng)絡(luò)傳輸時(shí)間

數(shù)據(jù)傳輸延遲

假設(shè)網(wǎng)絡(luò)上唯一的流量是機(jī)床控制器和伺服節(jié)點(diǎn)之間的周期性數(shù)據(jù)流，網(wǎng)絡(luò)延遲(TNW)由網(wǎng)絡(luò)跳轉(zhuǎn)到最遠(yuǎn)節(jié)點(diǎn)的次數(shù)、網(wǎng)絡(luò)數(shù)據(jù)速率和每個(gè)節(jié)點(diǎn)遭受的延遲決定。在使用機(jī)器人和機(jī)床時(shí)，線路導(dǎo)致的信號(hào)傳輸延遲可以忽略，這是因?yàn)榫€纜長(zhǎng)度一般相對(duì)較短。主要的延遲為帶寬延遲；即將數(shù)據(jù)傳輸?shù)骄€路所需的時(shí)間。對(duì)于最小的以太網(wǎng)幀（一般適用于機(jī)床和機(jī)器人控制），有關(guān)100 Mbps和1 Gbps位速率的帶寬延遲，請(qǐng)參考圖3。這就等于數(shù)據(jù)包尺寸/數(shù)據(jù)速率。對(duì)于多軸系統(tǒng)，從控制器到伺服器的典型數(shù)據(jù)有效載荷由各伺服器的4字節(jié)速度/位置基準(zhǔn)更新和1字節(jié)控制器更新組成，也就是說(shuō)，6軸機(jī)器人的有效載荷為30個(gè)字節(jié)。當(dāng)然，有些應(yīng)用的更新中包含更多信息，并且/或有更多軸，在這些情況下，數(shù)據(jù)包的尺寸要大于最小尺寸。

圖3 最小長(zhǎng)度以太網(wǎng)幀的帶寬延遲 

除了帶寬延遲外，其他延遲元素是由于以太網(wǎng)幀通過(guò)每個(gè)伺服網(wǎng)絡(luò)接口的PHY和雙端口開(kāi)關(guān)產(chǎn)生的。這些延遲如圖4和圖5所示，其中顯示幀移動(dòng)的部分是穿過(guò)PHY進(jìn)入MAC(1-2)，通過(guò)目標(biāo)地址分析時(shí)，只需要對(duì)幀的前導(dǎo)和目標(biāo)部分進(jìn)行計(jì)時(shí)管控。路徑2-3a表示對(duì)當(dāng)前節(jié)點(diǎn)有效載荷數(shù)據(jù)的截取，路徑2-3b則表示幀向目標(biāo)節(jié)點(diǎn)行進(jìn)的路程。圖4a只顯示傳輸給2-3a中的應(yīng)用的有效載荷，圖4b則顯示被傳輸?shù)膸拇蟛糠郑贿@表明以太網(wǎng)協(xié)議之間可能存在細(xì)微的差異。路徑3b-4表示幀出站傳輸，通過(guò)傳輸隊(duì)列、通過(guò)PHY，然后回到線纜。圖中所示的線路終端節(jié)點(diǎn)中不存在這種路徑。這里假設(shè)采用直通數(shù)據(jù)包交換，而不是存儲(chǔ)轉(zhuǎn)發(fā)，后者的延遲時(shí)間更長(zhǎng)，因?yàn)檎麄€(gè)幀都要計(jì)入開(kāi)關(guān)，然后再被轉(zhuǎn)發(fā)。

圖4 幀延遲：(a)雙端口模式幀延遲和(b)線路終端節(jié)點(diǎn)

圖5按時(shí)間線顯示幀的延時(shí)元素，其中描述了幀穿過(guò)一個(gè)軸節(jié)點(diǎn)的全部傳輸時(shí)間。TBW表示帶寬延遲，TL_1node 表示幀通過(guò)單個(gè)節(jié)點(diǎn)的延遲。除了與位通過(guò)線路進(jìn)行物理傳輸，以及計(jì)入地址位用于實(shí)施目標(biāo)地址分析相關(guān)的延遲外，PHY和開(kāi)關(guān)組件延遲是其他會(huì)影響系統(tǒng)內(nèi)的傳輸延遲的因素。隨著線路上的位速率增加，節(jié)點(diǎn)數(shù)量增多，這些延遲對(duì)整個(gè)端到端幀傳輸延遲的影響會(huì)更大。

圖5 幀傳輸時(shí)間線

低延遲解決方案

ADI公司最近推出了兩款新工業(yè)以太網(wǎng)PHY，專(zhuān)用于在更廣泛的環(huán)境溫度范圍（最高105°C）內(nèi)，在嚴(yán)苛的工業(yè)條件下可靠運(yùn)行，具備出色的功率和延遲規(guī)格。ADIN1300 和ADIN1200 專(zhuān)用于解決本文中提到的挑戰(zhàn)，成為工業(yè)應(yīng)用的理想選擇。有了fido5000 實(shí)時(shí)以太網(wǎng)、多協(xié)議嵌入式雙端口開(kāi)關(guān)后，ADI公司開(kāi)發(fā)出了適用于確定性時(shí)間敏感型應(yīng)用的解決方案。

表1列出了PHY和開(kāi)關(guān)導(dǎo)致的延遲，前提是假設(shè)接收緩沖器分析是以目標(biāo)地址為基礎(chǔ)，且假設(shè)采用100 Mbps網(wǎng)絡(luò)。

表1 PHY和開(kāi)關(guān)延遲

舉例來(lái)說(shuō)，將這些延遲計(jì)入多達(dá)7個(gè)軸的線路網(wǎng)絡(luò)，并將總有效載荷計(jì)入最終節(jié)點(diǎn)（圖4中為3a），總傳輸延遲變成：

其中58 × 80 ns表示前導(dǎo)和目標(biāo)地址字節(jié)被讀取后，余下的58字節(jié)有效載荷。

這項(xiàng)計(jì)算假設(shè)網(wǎng)絡(luò)中沒(méi)有其他流量，或者網(wǎng)絡(luò)能夠優(yōu)先訪問(wèn)時(shí)間敏感型流量。它在某種程度上依賴(lài)協(xié)議，根據(jù)具體使用的工業(yè)以太網(wǎng)協(xié)議，計(jì)算得出的值會(huì)存在微小差異。回顧圖2，將機(jī)械系統(tǒng)的周期時(shí)間降低至50 μs至100 μs時(shí)，將幀傳輸?shù)阶钸h(yuǎn)的節(jié)點(diǎn)可能占用整個(gè)周期的近50%，導(dǎo)致留給下一周期更新電機(jī)控制和移動(dòng)控制算法計(jì)算的時(shí)間減少。最大程度縮短這段傳輸時(shí)間對(duì)于優(yōu)化性能而言非常重要，因?yàn)樗试S實(shí)施更長(zhǎng)、更復(fù)雜的控制計(jì)算。鑒于與線路數(shù)據(jù)相關(guān)的延遲是固定的，且與位速率相關(guān)，使用低延遲組件（例如ADIN1200 PHY和fido5000嵌入式開(kāi)關(guān)）將是優(yōu)化性能的關(guān)鍵，尤其是在節(jié)點(diǎn)數(shù)量增加（例如，12軸CNC機(jī)床），周期時(shí)間縮短時(shí)。轉(zhuǎn)而使用千兆以太網(wǎng)可以大幅降低帶寬延遲造成的影響，但是會(huì)增加開(kāi)關(guān)和PHY組件導(dǎo)致的總體延遲的比例。例如，采用千兆網(wǎng)絡(luò)的12軸CNC機(jī)床的網(wǎng)絡(luò)傳輸延遲約為7.5 μs。在這種情況下，帶寬元素可以忽略不計(jì)，使用最小或最大以太網(wǎng)幀尺寸不會(huì)造成任何差別。網(wǎng)絡(luò)延遲大致可以由PHY和開(kāi)關(guān)均分，隨著工業(yè)系統(tǒng)轉(zhuǎn)而采用千兆網(wǎng)速、控制周期時(shí)間縮短(EtherCAT? 顯示的周期時(shí)間為12.5 μs）、因?yàn)樵诳刂凭W(wǎng)絡(luò)中增加以太網(wǎng)連接的傳感器而導(dǎo)致節(jié)點(diǎn)數(shù)增加，以及網(wǎng)絡(luò)拓?fù)洳粩嘹呌诒馄?，凸顯了最小化這些元素的延遲的價(jià)值。

結(jié)論

在高性能多軸同步移動(dòng)應(yīng)用中，控制時(shí)序要求非常精準(zhǔn)，具有確定性和時(shí)間關(guān)鍵性，要求最大程度縮短端到端延遲，在控制周期時(shí)間縮短，控制算法的復(fù)雜性增加時(shí)尤其如此。低延遲PHY和嵌入式直通開(kāi)關(guān)是優(yōu)化這些系統(tǒng)的重要組件。為解決本文所述挑戰(zhàn)，ADI公司近期推出了兩款新的穩(wěn)健型工業(yè)以太網(wǎng)PHY，即ADIN1300 (10 Gb/100 Gb/1000 Gb)和ADIN1200 (10 Gb/100 Gb)。欲了解有關(guān)ADI物理層技術(shù)的更多信息，請(qǐng)?jiān)L問(wèn)analog.com/ADIN1300和analog.com/ADIN1200。欲了解有關(guān)ADI的 Chronous? 工業(yè)以太網(wǎng)解決方案產(chǎn)品系列，以及它們?nèi)绾渭涌煺嬲墓I(yè)以太網(wǎng)的速度，請(qǐng)?jiān)L問(wèn)analog.com/chronous。