據(jù)悉,NVIDIA已向供應商提出需求,希望在2026年第四季度正式交付16-Hi HBM芯片,用于其頂級AI加速器。
一位行業(yè)人士表示:“繼12-Hi HBM4之后,英偉達又提出了16-Hi的供貨需求,因此我們正在制定非??焖俚拈_發(fā)時間表。性能評估最早可能在明年第三季度之前開始?!?/p>
16-Hi HBM技術尚未實現(xiàn)商業(yè)化,其開發(fā)面臨諸多技術難題,尤其是隨著堆疊層數(shù)的增加,DRAM堆疊的復雜性呈指數(shù)級上升。
根據(jù)JEDEC標準,HBM4的總厚度限制在775μm,要在這一有限空間內塞進16層DRAM芯片,意味著晶圓厚度必須從目前的50μm壓縮至30μm左右,而如此薄的晶圓在加工中極易損壞。
此外,粘合工藝也是競爭焦點,目前三星與美光主要采用 TC-NCF技術,而SK海力士則堅持MR-MUF工藝。
為了增加堆疊層數(shù),粘合材料的厚度必須縮減到10μm以下,如何在極致輕薄化后依然能有效散熱,是三家企業(yè)必須跨越的“大山”。
16-Hi被視為半導體行業(yè)的一道分水嶺,根據(jù)行業(yè)藍圖,下一代HBM5的堆疊層數(shù)也僅能達到16層,預計到2035年的HBM7才會實現(xiàn)20層和24層堆疊,而未來的HBM8也將止步于24層堆疊。
























網站客服
粵公網安備 44030402000946號