6月9日消息，據(jù)媒體報道，上海交大無錫光子芯片研究院(CHIPX)取得重大進展：其在國內(nèi)首個光子芯片中試線成功下線首片6英寸薄膜鈮酸鋰光子芯片晶圓，并同步實現(xiàn)了超低損耗、超高帶寬的高性能薄膜鈮酸鋰調(diào)制器芯片的規(guī)?；慨a(chǎn)。該芯片的關(guān)鍵技術(shù)指標(biāo)已達(dá)到國際先進水平。

　　光量子芯片是光量子計算的核心硬件載體，其產(chǎn)業(yè)化對我國在量子信息領(lǐng)域?qū)崿F(xiàn)自主可控、搶占全球量子科技制高點具有戰(zhàn)略意義。

　　然而，過去由于共性關(guān)鍵工藝技術(shù)平臺的缺失，我國光量子技術(shù)長期面臨“實驗室成果難以量產(chǎn)”的“卡脖子”困境。光子芯片中試線的啟用成為破局關(guān)鍵。

　　為攻克這一難題，上海交大無錫光子芯片研究院于2022年12月啟動建設(shè)國內(nèi)首條光子芯片中試線，并于2024年9月正式啟用這條集研發(fā)、設(shè)計、加工和應(yīng)用于一體的平臺。如今首片晶圓成功下線，標(biāo)志著中試平臺實現(xiàn)量產(chǎn)通線，項目建設(shè)高效推進。

　　薄膜鈮酸鋰作為一種高性能光電材料，具備超快電光效應(yīng)、高帶寬、低功耗等顯著優(yōu)勢，在5G通信、量子計算等領(lǐng)域潛力巨大。但其材料脆性大，大尺寸晶圓的制備，尤其是在量產(chǎn)化工藝中實現(xiàn)納米級加工精度控制、薄膜沉積均勻性保證和刻蝕速率一致性調(diào)控，一直是行業(yè)面臨的重大挑戰(zhàn)。

　　CHIPX工藝團隊依托自主建設(shè)的國內(nèi)首條光子芯片中試線，引進110余臺國際頂級CMOS工藝設(shè)備，構(gòu)建了覆蓋薄膜鈮酸鋰晶圓光刻、薄膜沉積、刻蝕、濕法、切割、量測到封裝的全閉環(huán)工藝鏈。

　　通過創(chuàng)新性開發(fā)芯片設(shè)計、工藝方案與設(shè)備系統(tǒng)的協(xié)同適配技術(shù)，團隊成功打通了從光刻圖形化、精密刻蝕、薄膜沉積到封裝測試的全制程工藝，實現(xiàn)晶圓級光子芯片集成工藝的重大突破。

　　憑借中試平臺先進的納米級加工設(shè)備和快速工藝迭代能力，團隊經(jīng)過大量工藝驗證與優(yōu)化，采用深紫外(DUV)光刻與薄膜刻蝕的組合工藝，系統(tǒng)性解決了關(guān)鍵技術(shù)瓶頸：在6英寸鈮酸鋰晶圓上實現(xiàn)了110nm高精度波導(dǎo)刻蝕;通過步進式(i-line)光刻完成了高均一性、納米級波導(dǎo)與復(fù)雜高性能電極結(jié)構(gòu)的跨尺度集成，達(dá)到頂尖制程水平。

　　同時，通過材料-器件協(xié)同設(shè)計創(chuàng)新，在保證高集成度的前提下實現(xiàn)了性能的跨越式突破，關(guān)鍵指標(biāo)全面領(lǐng)先：調(diào)制帶寬突破110GHz，突破國際高速光互連帶寬瓶頸;插入損耗<3.5dB;波導(dǎo)損耗<0.2dB/cm，顯著提升光傳輸效率;調(diào)制效率達(dá)到1.9 V·cm，電光轉(zhuǎn)換效率大幅優(yōu)化。

　　中試平臺是連接創(chuàng)新與產(chǎn)業(yè)的橋梁。依托該平臺及年產(chǎn)12000片晶圓的量產(chǎn)能力，研究院將為產(chǎn)業(yè)合作伙伴提供“低成本”、“快速迭代”、“規(guī)?；慨a(chǎn)”的解決方案。在提升自身科技創(chuàng)新能力的同時，研究院積極打造開放共享的服務(wù)生態(tài)賦能產(chǎn)業(yè)。

　　近期，研究院將發(fā)布包含本次高性能薄膜鈮酸鋰調(diào)制器芯片核心工藝參數(shù)與器件模型的PDK工藝設(shè)計包。該版本PDK不僅集成無源耦合器、分束器、波導(dǎo)陣列和有源熱相移器、電光調(diào)制器等基礎(chǔ)元件模型，同時涵蓋多物理場協(xié)同仿真模塊，旨在構(gòu)建標(biāo)準(zhǔn)化光子芯片設(shè)計體系。

　　未來，研究院將依托中試線的可拓展優(yōu)勢，通過增補設(shè)備、拓展多材料體系、突破多材料異質(zhì)集成技術(shù)，建設(shè)具備穩(wěn)定量產(chǎn)能力的晶圓級光子芯片產(chǎn)線，目標(biāo)打造全球最大規(guī)模的光子芯片產(chǎn)業(yè)基地。