產品頻道

　　2008年12月29日，富士通微電子（上海）有限公司宣布，富士通實驗室和富士通株式會社聯合開發(fā)出一款具有高擊穿電壓并基于邏輯（1）制程的CMOS高壓晶體管，該晶體管適用于無線設備的功率放大器。作為先進科技的先驅，富士通開發(fā)完成了世界上第一代基于45納米工藝的CMOS晶體管，能夠處理10 V功率輸出，這使得晶體管能夠處理用于WiMAX（2）和其它高頻應用的功率放大器的高輸出要求。這一新技術能夠將功能放大器和CMOS邏輯控制電路在同一塊芯片上集成，可實現單芯片的工作模式，從而使生產出高性能和低功耗的功能放大器成為可行。 　　今年12月15日到17日在舊金山舉辦的2008年IEEE國際電子元器件大會（IEDM）上已展示該技術的詳細信息（會議/報告: 19.1）。 　　背景 　　因為用于無線設備的功率放大器產生高頻時需要高功率輸出，目前廣泛使用砷化鎵（GaAs）等化合物半導體，功率放大器作為單獨的芯片貼裝，與通用CMOS邏輯芯片上的控制電路分離。如果在單一芯片上集成所有的功能可降低整個模塊的成本，并有可能被用于滿足無線設備及無線通信標準（WiMAX和LTE（3）.）的通訊速度要求。這要求晶體管不僅能夠兼容CMOS邏輯處理技術，而且能滿足WiMAX及其它無線通信標準對功率放大器的要求。 　　技術挑戰(zhàn) 　　功率放大器在面對高頻應用（如WiMAX）時，其所需功率輸出會超過使用標準CMOS邏輯制程的晶體管的擊穿電壓。要克服這一難題并同時維持CMOS工藝技術的兼容性，需要增加晶體管的擊穿電壓，而擊穿電壓的增加可通過降低漏極周圍的電場來實現，同時要注意電場的調整容易致使晶體管出現故障。另外，高擊穿電壓的結構往往容易增加晶體管的導通電阻（4），致使高頻時難以獲取滿意的性能。所以，無論使用種方案都需要增加擊穿電壓并同時避免導通電阻的升高。 　　新研發(fā)的技術 [align=center] 圖1: 富士通新研發(fā)的晶體管的結構[/align] 　　為應對上述問題，富士通開發(fā)出帶有下列關鍵特性的新型晶體管結構（圖1）： 　　1. “低摻雜漏極”（LDD）區(qū)包圍該晶體管的漏極，并與門極重疊。這一結構既能降低水平擴展至漏極的電場，也能降低垂直擴展至門極氧氣層的電場，從而增加了擊穿電壓。 　　2. 晶體管溝道內的摻雜物橫向斜度分布。這樣能夠降低溝道內漏極一側的摻雜物密度，同時限制漏電阻（漏電阻是導通電阻的重要組成部分）的增加。還能降低橫向向漏極擴展的電場，并能增加擊穿電壓。 　　通常提高CMOS晶體管擊穿電壓的方法是增加門極和漏極之間的寬度。與以往的方法相比，這一新結構不增加寬度也能有效抑制導通電阻。 　　此外，由于該結構只需形成LDD區(qū)和定制溝道區(qū)兩個額外步驟，因此能夠實現高度兼容3.3 V I/O（5） 的標準晶體管。 　　效果 [align=center] 圖2: 富士通新型功率晶體管的特性 （測量頻率: 2.1 GHz; 門極寬度: 0.32 mm）[/align] 　　富士通通過使用45nm工藝技術把新型晶體管技術應用到3.3 V I/O的標準晶體管上，從而開發(fā)出了世界上首個能把擊穿電壓從6 V 提高到 10 V的晶體管。新型晶體管適用于功率放大器，它在最大振蕩頻率為43 GHz （圖2）時每個1mm門極寬度能夠輸出0.6 W（0.6 W/mm），展示了其作為功率放大器在面向WiMAX等高頻應用方面的卓越性能。新型晶體管在基本的可靠性測試上也取得了良好的測試結果。 　　未來發(fā)展 　　富士通新型開發(fā)的高壓晶體管為帶高擊穿電壓的CMOS邏輯晶體管在功率放大器中的使用鋪平了道路。富士通將利用該技術的進一步發(fā)展，持續(xù)在單一芯片上集成功率放大器和控制電路方面做出努力，以實現成本更低和性能更高的功率放大器模塊。 　　術語和注釋 　　1 CMOS邏輯: 　　邏輯電路包括帶補充性內部連接的N-型（negative-type）和P-型（positive-type）氧化金屬半導體（MOS）晶體管。補充性氧化金屬半導體（CMOS）邏輯芯片是目前集成電路市場的主流，能夠降低集成電路的功耗。 　　2 WiMAX: 　　全球微波接入互操作性。一種無線通信標準，預期將廣泛應用于無線設備。 　　3 LTE: 　　長期演進。新型手機通信標準，服務預期于2010年左右開始。 　　4 導通電阻: 　　晶體管通電時源極和漏極之間的電阻。導通電阻越低，高輸出特性效果越高越好。 　　5 I/O 晶體管: 　　I/O上的晶體管，內嵌入集成電路（IC）上，用于與處理外部元器件的信號交換。大多數情況下，I/O電路操作的電壓比IC內部的要高。3.3 V I/O晶體管是目前最通用的一款。