摘 要：本文介紹了光柵-筆劃信號的特點，提出了TMS320DM642 DSP+XC2S100E FPGA硬件結(jié)構(gòu)設(shè)計方案，分析了轉(zhuǎn)換系統(tǒng)緩存分配關(guān)鍵技術(shù)，在介紹了系統(tǒng)工作原理基礎(chǔ)之上，闡述了系統(tǒng)輔助處理器件FPGA設(shè)計方案，并給出了核心處理器件DSP的軟件流程。實踐證明了該系統(tǒng)具有可行性及可靠性。 關(guān)鍵字：光柵-筆劃;視頻;DSP;FPGA [b][align=center]Design and implementation of raster-stroke to LCD conversion system Luan Chun-Xu , Chen Xiao-Chuan, Yi Xiao-Qing[/align][/b] Abstract:The characteristic of raster-stroke signal is described. The hardware design proposal based on TMS320- DM642 DSP + XC2S100E FPGA is proposed. The key techniques about cache allocation of conversion system are discussed. After the operation principle of the conversion system is described, the design proposal of the subsidiary devices FPGA is elaborated and the software flow of the key devices DSP is presented. The practice shows that the system has feasibility and reliability. Key words:Raster-Stroke; Video; DSP; FPGA 0 引言 　　光柵-筆劃視頻信號已廣泛應(yīng)用于現(xiàn)代軍、民用機載電子設(shè)備上[3]。光柵-筆劃視頻信號在空間上采用疊加方式，筆劃掃描出字符畫面, 緊接著光柵掃描出圖像, 二者顯示在同一視野區(qū)域內(nèi)[4]。信號的總線數(shù)為5根，包括X（X方向掃描信號），Y（Y方向掃描信號），Z（筆劃亮滅信號），V（光柵亮滅信號），M（視頻波門信號，光柵與筆劃的分段標(biāo)識），光柵視頻信號由X，Y，V構(gòu)成，筆劃視頻信號由X，Y，Z構(gòu)成，這五個信號之間有嚴(yán)格的同步關(guān)系。 　　祝俊等人已用復(fù)雜CPLD實現(xiàn)筆劃到光柵的轉(zhuǎn)換系統(tǒng)，但是由于輸入的模擬信號變化率快，加之疊有噪聲等因素，若只做簡單的制式變換會出現(xiàn)圖像模糊，蠕動，字符扭曲等現(xiàn)象。因此，我們設(shè)計了基于TMS320DM642 DSP的轉(zhuǎn)換系統(tǒng)，該系統(tǒng)已成功應(yīng)用于機載設(shè)備中，具有更好的清晰度和更好的抗干擾能力。 1 系統(tǒng)結(jié)構(gòu)及工作原理 　　1.1 系統(tǒng)結(jié)構(gòu)設(shè)計 　　該系統(tǒng)主要實現(xiàn)48FPS（幀/秒）混合視頻信號到60FPS LCD數(shù)字信號的轉(zhuǎn)化及優(yōu)化顯示功能。系統(tǒng)原理框圖如圖1所示。系統(tǒng)主要采用TI公司生產(chǎn)的TMS320 DM642 DSP，Xilinx公司生產(chǎn)的XC2S100E FPGA及Linear公司生產(chǎn)的LTC1420 A/D等芯片。 　　TMS320 DM642 DSP是TI公司于2003年推出的面向視頻/圖像處理的高性能定點DSP芯片，指令執(zhí)行速度高達(dá)5760 MIPS，具有8個高性能獨立的功能單元，64Bit EMIF可支持1024MByte空間,無縫連接異步存儲器SRAM和EPROM，同步存儲器SDRAM和SBSRAM。并且存儲器之間及存儲器和外設(shè)之間的數(shù)據(jù)交換可以通過EDMA快速完成。XC2S100E FPGA是Xilinx公司SpartanⅡ系列產(chǎn)品，支持高達(dá)200Mhz的處理速度，具有202個I/O，38,400bit Distribute RAM，40K Bits Block RAM。 　　LTC1420 是一10Msps,12bit A/D轉(zhuǎn)換芯片。MT48LC4M32B2是4M 32bit芯片，最高支持166 MHz。Am29LV160D是2 M x 8Bit芯片，訪問速度最快可達(dá)到70ns。 [align=center] 圖1 系統(tǒng)原理框圖[/align] 　　1.2系統(tǒng)工作原理 　　1.2.1系統(tǒng)緩沖設(shè)計 　　該視頻信號轉(zhuǎn)換系統(tǒng)屬于實時系統(tǒng)，緩沖分配是系統(tǒng)設(shè)計的關(guān)鍵部分。采用緩沖主要有兩個目的，一是為提高據(jù)總線利用率，二是減小CPU與外存儲器速度差所造成的影響。系統(tǒng)主要以雙緩沖和四緩沖為主。雙緩沖以乒乓方式工作，在同一時刻，一個為讀緩沖，另一個為寫緩沖;四緩沖以循環(huán)方式工作，緩沖讀取依次由A到D進行，緩沖寫入也是依次由A到D進行，緩沖數(shù)據(jù)更新通過標(biāo)識量判斷，當(dāng)緩沖數(shù)據(jù)被讀走后，緩沖將轉(zhuǎn)為寫緩沖刷新其中數(shù)據(jù)。系統(tǒng)緩沖結(jié)構(gòu)如圖2所示。從功能角度看，系統(tǒng)主要包括四類緩沖。第一類是視頻數(shù)據(jù)的采樣緩沖，主要包括FPGA中的AD_FIFO,DSP中的視頻采樣處理雙緩沖A和B。FPGA中的FIFO對經(jīng)A/D采樣后的視頻信號進行緩沖，在A/D采樣和DSP間加入FIFO是為了減少DSP數(shù)據(jù)總線負(fù)擔(dān)，實現(xiàn)數(shù)據(jù)批量傳輸，提高DSP數(shù)據(jù)吞吐量;DSP中的采樣雙緩沖屬于軟緩沖，雙緩沖功能交替通過標(biāo)識量進行控制，當(dāng)一個緩沖接受FPAG數(shù)據(jù)時，另一緩沖數(shù)據(jù)正被視頻處理模塊讀取,采樣雙緩的使用避免了寫入和讀取沖突，實現(xiàn)了實時處理采樣數(shù)據(jù)的功能。第二類是視頻圖像形成雙緩沖A和B，采樣后的原始視頻信號經(jīng)過濾波等處理后，送入內(nèi)部數(shù)字圖像形成緩沖中，這兩個緩沖分別存有一幅數(shù)字圖像，使用雙緩既可完成視頻數(shù)據(jù)重組，實現(xiàn)掃描轉(zhuǎn)換，又可防止數(shù)據(jù)讀寫沖突，這兩個緩沖也是乒乓方式工作模式，一個緩沖在形成的圖像數(shù)據(jù)時，另一個緩沖正在向SDRAM中發(fā)送的圖像數(shù)據(jù)。第三類是視頻圖像發(fā)送緩沖，緩沖中存儲的是轉(zhuǎn)換后的視頻數(shù)據(jù)，由于輸入48FPS與輸出60FPS存在速率差，也即SDRAM的讀取速率大于寫入速率, 系統(tǒng)中采用的SDRAM四緩沖可防止這種速度差讀寫沖突，實現(xiàn)慢幀率到快幀率的轉(zhuǎn)換。第四類是LCD出口顯示緩沖，LCD FIFO是數(shù)字視頻信號出口硬緩沖，在SDRAM與LCD之間設(shè)置LCD FIFO主要是減小它們之間速度差異所產(chǎn)生的影響。 [align=center] 圖2 緩沖結(jié)構(gòu)圖[/align] 　　1.2.2系統(tǒng)工作原理 　　X,Y,Z,V四路模擬信號首先經(jīng)過AD813調(diào)理電路后以差分形式輸入到LTC 1420 A/D轉(zhuǎn)換芯片，經(jīng)該芯片的采樣將模擬視頻信號轉(zhuǎn)換為數(shù)字視頻信號，采樣后的數(shù)字視頻信號與M信號組成32位視頻信號送入FPGA解碼，濾波，同步后，緩沖到FPGA AD FIFO中。當(dāng)FIFO中的數(shù)據(jù)達(dá)到半滿時，F(xiàn)IFO向DSP發(fā)送半滿信號，觸發(fā)EDMA事件，EDMA將FIFO中包含200個數(shù)據(jù)的EDMA幀讀出，存儲到DSP A/D雙緩沖中的寫入緩沖中。DSP從DSP A/D緩沖讀取視頻信號進行濾波等處理，處理后的數(shù)據(jù)存入數(shù)字圖像形成緩沖中重組成視頻圖像數(shù)據(jù)。當(dāng)整幅圖像數(shù)據(jù)形成后，觸發(fā)EDMA事件，通過EDMA將數(shù)字圖像數(shù)據(jù)拆分送到外部SDRAM的寫入緩沖中。FPGA LCD FIFO半空時將觸發(fā)EDMA事件，將SDRAM中以100個數(shù)據(jù)為EDMA幀的緩沖數(shù)據(jù)發(fā)送到LCD FIFO中，LCD FIFO緩沖后的數(shù)據(jù)再送到LCD控制器最終在LCD上顯示。 2 FPGA設(shè)計 　　FPGA設(shè)計采用ISE開發(fā)平臺，ISE是Xilinx CPLD/FPGA開發(fā)平臺，該平臺集成有十幾個輔助設(shè)計軟件，支持原理圖，VHDL，VerilogHDL輸入。從邏輯設(shè)計到最終配置文件生成及FPGA加載均可在該平臺上完成。開發(fā)過程中利用ISE提供的免費IP核和邏輯仿真軟件加快了原理邏輯設(shè)計速度。調(diào)試時采用在線邏輯分析儀ChipScope Pro方便了系統(tǒng)調(diào)試，縮短了系統(tǒng)開發(fā)周期。 　　系統(tǒng)FPGA原理框圖如圖3所示。FPGA在該系統(tǒng)中扮演視頻信號輔助處理的角色，是外部視頻信號接口和DSP的聯(lián)系紐帶，其功能模塊主要包括FIR濾波器，輸入視頻信號解碼器，A/D FIFO，LCD FIFO，輸出視頻信號解碼器，LCD控制電路等。 [align=center] 圖3 FPGA原理框圖[/align] 　　圖3左側(cè)輸入的X，Y，V，Z，M是經(jīng)A/D輸出的數(shù)字視頻信號，X,Y進入FPGA后經(jīng)過FIR低通濾波器及解碼器轉(zhuǎn)換為數(shù)字圖像的坐標(biāo)點，為保證X,Y,Z,V,M五路信號的同步關(guān)系，Z,V,M信號需經(jīng)延時電路。變換及延時后的信號組合成32位數(shù)據(jù)存放到AD FIFO中，F(xiàn)IFO半滿時，AD FIFO向DM642產(chǎn)生FIFO半滿事件。 　　圖3右側(cè)的LCD FIFO主要緩沖輸出視頻流，緩沖中的視頻數(shù)據(jù)經(jīng)輸出視頻信號解碼器后與LCD時序產(chǎn)生電路產(chǎn)生的HS,VS,DE及CLK同步輸出到LCD。 3 系統(tǒng)軟件設(shè)計 　　DM642軟件主要由應(yīng)用程序和DSP/BIOS嵌入式操作系統(tǒng)組成，主要完成FPGA配置，視頻圖像濾波，圖像矩陣形成及外設(shè)間協(xié)調(diào)等功能。 　　DM642主程序流程圖如圖4所示。系統(tǒng)程序及FPGA的配置文件存儲在FLASH中，上電后DSP從FLASH加載系統(tǒng)程序，并配置FPGA。初始化所有外設(shè)及緩沖區(qū)后使能A/D及LCD驅(qū)動，系統(tǒng)開始協(xié)同運作。 [align=center] 圖4 系統(tǒng)主程序流程圖[/align] 　　系統(tǒng)中數(shù)據(jù)傳輸無需DSP參與由EDMA獨自完成，EDMA完成A/D FIFO到DSP內(nèi)部A/D雙緩（記為AD_EDMA），內(nèi)部數(shù)字圖像雙緩到SDRAM四緩（記為SDRAM_EDMA）及SDRAM四緩到LCD FIFO（記為LCD_EDMA）三部分?jǐn)?shù)據(jù)傳輸，并分別產(chǎn)生EDMA中斷。EDMA中斷處理程序流程圖如圖5所示，在EDMA中斷處理程序中，首先根據(jù)EDMA通道標(biāo)識，對各種類型的EDMA中斷進行判斷。若為AD_EDMA中斷，則切換A/D雙緩并觸發(fā)AD軟中斷，AD軟中斷程序主要完成對剛寫入的A/D采樣數(shù)據(jù)進行區(qū)分，即判斷哪些是筆劃信號，哪些是光柵信號;若為SDRAM_EDMA中斷則觸發(fā)SDRAM軟中斷。若為LCD_EDMA中斷則更改LCD_EDMA源地址。 　　SDRAM軟中斷程序流程圖如圖5所示，在SDRAM軟中斷中首先判斷一幀圖像是否傳輸完畢，如果傳輸完畢則切換DSP發(fā)向SDRAM的四緩，即改變SDRAM_EDMA的目的緩沖地址;否則繼續(xù)發(fā)送上一幀圖像。 　　A/D處理任務(wù)程序框圖如圖5所示，在處理任務(wù)中首先檢查A/D采樣緩沖區(qū)中的數(shù)據(jù)是光柵信號還是筆劃信號，若是筆劃信號則進行特殊的數(shù)字濾波處理并轉(zhuǎn)化為數(shù)字圖像添加到數(shù)字圖像矩陣中;若是光柵信號則直接向數(shù)字圖像矩陣中填充。處理完成后觸發(fā)SDRAM_EDMA，向SDRAM發(fā)送準(zhǔn)備好的圖像數(shù)據(jù)，若沒有準(zhǔn)備好則不發(fā)送. [align=center] 圖5 系統(tǒng)子程序流程圖[/align] 4 系統(tǒng)驗證 　　經(jīng)現(xiàn)場調(diào)試，系統(tǒng)可以正確顯示測試圖像，無抖動，蠕動等現(xiàn)象，而且在輸入信號上進行人工加擾時，對系統(tǒng)的顯示沒有明顯影響，已滿足設(shè)計需求及工程應(yīng)用。 結(jié)束語 　　文章設(shè)計并實現(xiàn)了基于DM642視頻信號轉(zhuǎn)換系統(tǒng)。詳細(xì)闡述了系統(tǒng)工作原理，F(xiàn)PGA設(shè)計方案。實踐證明圖像顯示正確，穩(wěn)定，清晰，受噪聲干擾小，滿足工程應(yīng)用。該系統(tǒng)的實現(xiàn)對視頻轉(zhuǎn)換領(lǐng)域的應(yīng)用有一定的參考價值。 參考文獻: 　　[1] 陳青華,謝曉方,高　波. 多功能顯示模擬器的設(shè)計與實現(xiàn)[J].《火力與指揮控制》第32卷，第8期 2007年8月. 110-112. 　　[2] 來躍深，尚雅層，宋方林，劉方，陳曉. 用追趕法實現(xiàn)光柵—筆劃兼容掃描[J].《電子技術(shù)應(yīng)用》2005年 第11期.55-57. 　　[3] 祝俊， 林祖?zhèn)悾?張義德， 楊健君. 隨機掃描到光柵掃描轉(zhuǎn)換系統(tǒng)的研究[J].《電子科技大學(xué)學(xué)報》 2005 年12月 第34卷 第6期.783-785. 　　[4] TMS320DM642 Video/Imaging Fixed-Point Digital Signal Processor SPRS200J–JULY 2002–REVISED[Z] AUGUST 2005，http://www.t i.com . 　　[5] TMS320C6000 DSP External Memory Interface （EMIF） Reference Guide Literature Number: SPRU266E February[Z] 2006，http://www. ti.com . 　　[6] Spartan-IIE 1.8V FPGA Family: Complete Data SheetDS077[Z] July 28, 2004，http://www.xilinx. com .