[b] 1 引言 [/b] 在所有低頻振蕩電路中，文氏橋是最簡單的一種，其工作狀況幾乎不受外部環(huán)境變化的影響，很少發(fā)生背離設計初衷的情況。即使采用非常普通的標準器件，也能輸出非常標準的正弦波，受運算放大器的限制也很小。盡管如此，對文氏橋的理解也不能過于簡單，因為設計過于理想化或簡單化會導致其性能或結果偏離設計要求。 [b] 2 文氏橋振蕩器 [/b] 我們知道，對于一個振蕩電路，在給定頻率下電路增益大于l、相移為零，并通過反饋網絡回饋到輸入端。由此，在設計振蕩器時首先需要考慮相移，觀察圖1所示標準文氏橋電路，R1和C1會產生正相移，而R2和C2將產生負相移。在一個特定頻率下，R1、C1產生的正相移量與R2、C2產生的負的相移量相等，總相移量為零。在此頻率下，電路將可能發(fā)生振蕩。 對于圖1，考慮到運算放大器的高阻輸入和低阻輸出特性，可以推導出文氏橋網絡（R1、C1和R2、C2）的傳輸函數： [img=418,51]http://image.mcuol.com/News/080225172246331.jpg[/img] 上式中的虛部符號j代表90°的相移量（可能為正或負），而實部（不含j分項）相移量為零。隨著實部與虛部數值改變，具體的相移量也隨之而變。 如果式（1）中的 [img=380,53]http://image.mcuol.com/News/080225172246582.jpg[/img] 則式1分母部分的實部為零，只有虛部，因此有： [img=368,162]http://image.mcuol.com/News/080225172246663.jpg[/img] 由上述等式得出：在特定頻率下，文氏橋的傳輸函數是一個無相移的純實數。分析了圖1電路的相位特性后，下一步來考慮其增益情況。為了簡化分析，假定式3中的R1=R2，Cl=C2，則有： [img=75,55]http://image.mcuol.com/News/080225172246974.jpg[/img] 為了滿足振蕩器的基本條件（零相移，單位增益），運算放大器電路增益必須≥3，以彌補文氏橋電路的衰減。為了運算放大器同相、反相端輸入電壓一致，從運放輸出到輸入之間增加一個電阻分壓網絡，衰減因子為3，以便與文氏橋網絡匹配（見圖1）。 因此從理論上講，利用文氏電路產生正弦波非常簡便，然而從實際情況考慮實際意義不大，因為電阻的精度很好控制，而電容容值的精度很難控制，即使是精度為±20％的電容成本也很高。比較明智的辦法是首先考慮電容器精度對電橋性能的影響，然后找到一種低成本的彌補辦法。 表1以一個簡單的數據表舉例說明文氏橋網絡元件參數及其對電路增益的影響。第7行是文氏橋傳輸函數的結果（式（3）），第12行是由方程式2推導出的工作頻率，而第9行是第7行結果的倒數。假定：Cl=C2=10 nF，同時R1=R2=lO kΩ，則電橋將在1.5915494 kHz振蕩，因為此時運放的增益為3。如有興趣，可根據圖2參數實際搭建一個實驗電路加以驗證。需要注意的是，上述電路正常工作的條件是：電容器的精度不能低于額定參數的±10％，否則電路將停振或不能輸出正確的頻率。譬如，當C1實際參數為8nF（額定值的80％），C2=18nF（額定值的180％）時，振蕩器增益應為4.25，即由于電容偏差過大導致3倍增益不足以使電橋發(fā)生振蕩。相反，當C1偏大、C2偏小時，電橋不需要3倍增益補償，此時電橋仍會振蕩，但會產生失真。偏差越大，失真也越大。不僅如此，此時的振蕩頻率也不是設計所需的頻率。因此一個理想的電路應該是使電橋的參數與運放增益一致，因為，過小增益的電路會停振，而過大增益會引入失真或偏離振蕩頻率。 為了解決上述問題，在圖1電路中插入一個J型FET，見圖2，這樣可以在小范圍內改變運放增益，確保電路的持續(xù)振蕩條件。上電時，由于場效應管柵極電壓為零，因此導通，TRl的RDS為低阻，運放增益此刻大于3，保證電路啟振。一旦電路開始振蕩，運放有輸出信號，整流網絡將把一個負電壓輸入到J型FET的柵極，使其RDS變大或呈高阻。最終結果是運放增益降低，從而使振蕩電路進入穩(wěn)態(tài)。輸出波形幅度大小取決于兩個串聯二極管的正向導通電壓和提供給J型FET的柵極電壓。不幸的是由于工藝問題，J型FET的柵極關斷電壓與產品批次關系很大，即使是同樣電路，不同批次的JFET對應的輸出電壓變化很大。圖2中之所以選擇TRl（J201）是因為它的柵極關斷電壓變化較小，從而保證輸出波形變化不大。即便如此，上述電路只能保證電路振蕩，并不能保證輸出低失真波形，因增加的J型FET只是強迫電路振蕩，并不能掩蓋電路設計的缺陷。 由此可見，除非采用更復雜的電路設計，否則只好在圖2電路反饋環(huán)路中插入一個可變電阻調整電路增益，以便補償電橋網絡增益，使運放輸出低失真的正弦波。設計工程師可能認為增加一個可變電阻十分簡單，但它不利于批量生產，生產成本太高。 理想的解決方案是采用電子可調電阻或數字電位器取代或插入到電阻支路。比如用一個低成本、小體積、簡單的數字電位器取代圖2中的可變電阻VRI，這樣可以使電路在批量生產時既便于調整，又使輸出波形失真最小。一旦電路啟振，利用數字電位器、J型FET可提供一個恰到好處的增益，既保證電路持續(xù)振蕩，又不會因為增益過大而引起失真。 采用MAX5467 10 kΩ數字電位器取代圖2中的VRl。如果把另外兩個MAX5467插入到R1、Cl和R2、C2支路，用戶就可以很方便地調整電路輸出頻率。MAX5467的數字控制接口十分簡單，甚至無需微處理器干預。 圖3中，Rl、Cl和R2、C2支路插入兩個10 kΩ數字電位器后，電橋的工頻率可以在833 Hz到1.6kHz范圍調整。同樣，VRl被MAX5467取代后，當IC4改變時，增益也改變，結果輸出波形可以是一個直流電壓、一個純正弦波和一個失真的正弦波。 [align=left] 電源電路、頻率和增益調整電路分別見圖4、圖5和圖6。利用三極管BC547，可同時得到+2.5V，-2.5V兩組輸出電壓（見圖5），為運放和數字電位器供電，三個數字電位器分別為：IC2、IC3、IC4。IC2和IC3占用同樣的數字接口，同時改變電阻值（增加或減少）。而增益調整數字電位器IC4的控制是獨立的，因此可單獨對電路增益進行調整。 [/align] 本文已對文氏橋振蕩器內部關鍵元件的作用及其對電路的影響進行了詳細分析和描述，只有保證電路基本要素正確，才能保證不會由于附加電路導致電路工作失效。通過深入分析電路，文氏橋的性能可以從兩方面得以改善。首先必須考慮電容元件的誤差，其次通過增加適當的外部電路，比如低成本的數字電位器，改善頻率的準確度、降低生產成本。 最后需要注意的是，反饋環(huán)路因為器件性能穩(wěn)定性等因素會在電橋輸出引入失真。譬如，二極管的正向導通電壓隨溫度變化會產生漂移（2.1 mV/℃），J型FET的偏置電壓也會隨溫度變化而改變，這些均會對輸出電壓產生影響。解決上述問題的辦法是在輸出電路增加一個RMS到DC轉換電路或峰值電平檢測器。利用它們輸出一個與正弦波輸出成比例的精確的直流電平信號，再把該信號直接回饋到JFET的輸入端，這樣就可以使輸出正弦波信號更穩(wěn)定。為了使JFET的線性度更好，可在JFET柵極電路的周邊增加兩個100 kΩ的電阻，由于這兩個電阻在此起負反饋作用，因此可減小JFET的非線性。 [b] 3 結束語 [/b] 從理論上看，文氏橋電路十分簡單。然而實際設計時，如果不考慮電容等實際元件的性能，往往會把設計人員引入歧途。通過在電橋三個關鍵位置插入低成本的數字電位器可以保證電路工作更穩(wěn)定并便于生產調試。