摘 要: 嵌入式智能運(yùn)動(dòng)控制技術(shù)包含了多個(gè)學(xué)科，它覆蓋了嵌入式技術(shù)、計(jì)算機(jī)技術(shù)、智能控制技術(shù)、檢測(cè)技術(shù)和運(yùn)動(dòng)控制技術(shù)等諸多方面�；趪�(guó)內(nèi)現(xiàn)狀，本文設(shè)計(jì)了一套基于ARM和FPGA的嵌入式智能運(yùn)動(dòng)控制系統(tǒng)方案。文中討論了工業(yè)運(yùn)動(dòng)控制器的主要組成結(jié)構(gòu)，分析了在工業(yè)運(yùn)動(dòng)控制器中經(jīng)常用到的關(guān)鍵技術(shù)，并給出了完整的軟硬件結(jié)構(gòu)設(shè)計(jì)。 關(guān)鍵字: 運(yùn)動(dòng)控制; 嵌入式; ARM; FPGA 1 引言 　　目前，運(yùn)動(dòng)控制技術(shù)已經(jīng)由傳統(tǒng)的數(shù)控加工技術(shù)，發(fā)展成為具有開放結(jié)構(gòu)、能結(jié)合具體應(yīng)用而快速重組的先進(jìn)運(yùn)動(dòng)控制技術(shù)。而運(yùn)動(dòng)控制系統(tǒng)也從以單片機(jī)或微處理器作為核心部件發(fā)展到了以專用芯片（ASIC）和以DSP或FPGA作為核心部件的開放式運(yùn)動(dòng)控制系統(tǒng)。結(jié)合PC應(yīng)用軟件、總線技術(shù)以及嵌入式系統(tǒng)技術(shù)，運(yùn)動(dòng)控制作為自動(dòng)化技術(shù)的一個(gè)重要分支，已經(jīng)得到越發(fā)廣泛而又重要的應(yīng)用。在深入學(xué)習(xí)工業(yè)運(yùn)動(dòng)控制中的數(shù)控關(guān)鍵技術(shù)的基礎(chǔ)上，比較了幾種常用的運(yùn)動(dòng)控制方案，提出了一種新的基于ARM芯片的嵌入式運(yùn)動(dòng)控制系統(tǒng)，確定了基于ARM和FPGA運(yùn)動(dòng)控制的設(shè)計(jì)方案，并總體規(guī)劃了控制器的設(shè)計(jì)結(jié)構(gòu)。 2 控制電路硬件設(shè)計(jì)規(guī)劃 　　在本運(yùn)動(dòng)控制系統(tǒng)設(shè)計(jì)中，核心控制芯片選用Philips生產(chǎn)的專用工業(yè)應(yīng)用ARM芯片LPC2132，外部擴(kuò)展I2C存儲(chǔ)芯片AT24C512存儲(chǔ)FPGA配置代碼及兩路RS485通訊，構(gòu)成核心控制單元。FPGA則作為硬件精插補(bǔ)器的主要器件同ARM芯片并行連接，以便在系統(tǒng)上電時(shí)完成高速精插補(bǔ)器的主并行配置。本系統(tǒng)的設(shè)計(jì)目標(biāo)如圖1所示： 　　基于嵌入式的運(yùn)動(dòng)控制系統(tǒng),總體結(jié)構(gòu)分為以下幾個(gè)部分： 　�。�1） 電源電路設(shè)計(jì)。 （2） ARM主控電路外圍擴(kuò)展設(shè)計(jì)。 　　（3） FPGA高速硬件精插補(bǔ)器設(shè)計(jì)。 （4） 控制板與I/O接口板之間的連接。 3 控制電路硬件設(shè)計(jì) 　　3.1 LPC2132芯片簡(jiǎn)介 　　LPC2132是基于一個(gè)實(shí)時(shí)仿真和嵌入式跟蹤的32/16位ARM7TDMI-STMCPU的微控制器，并帶有64KB的嵌入的高速Flash存儲(chǔ)器。128位帶寬的存儲(chǔ)器接口和獨(dú)特的加速結(jié)構(gòu)使32位代碼能夠在最大時(shí)鐘速率下運(yùn)行，對(duì)代碼規(guī)模有嚴(yán)格控制的應(yīng)用可使用16位Thumb模式將代碼規(guī)模降低超過(guò)30%，而性能的損失卻很小。較小的封裝和極低的功耗使LPC2132可理想地用于小型系統(tǒng)中。多個(gè)32位定時(shí)器、2個(gè)10位8路ADC、 1個(gè)10位ADC、 PWM通道和47個(gè)通用I/O口以及多達(dá)9個(gè)邊沿或電平觸發(fā)的外部中斷使它們特別適用于工業(yè)控制和醫(yī)療系統(tǒng)。 　　3.2電源電路設(shè)計(jì) 　　由于在工業(yè)環(huán)境中經(jīng)常用到的電壓是+24V,而ARM、 FPGA等芯片需要3.3V、2.5V等低電壓，因此本設(shè)計(jì)中主要完成電壓轉(zhuǎn)換以及分別給ARM、FPGA等芯片的內(nèi)核電壓、端口電壓的供電。 　　由設(shè)計(jì)原理圖2可以看出，這里采用一片MORSUN隔離電源首先將24V直流電轉(zhuǎn)變?yōu)?5V電壓，然后分別供給兩片AS1117-3.3和一片AS1117-2.5芯片。其中一片AS1117-3.3產(chǎn)生3.3V電壓供給ARM芯片，而另一片則供給FPGA的I/O端口操作電壓。AS1117-2.5芯片則產(chǎn)生2.5V電壓給FPGA核心提供。由于在上電過(guò)程中需要將電源電壓穩(wěn)定的供給核心模塊，所以在輸入輸出端均加入了電解電容或擔(dān)電容進(jìn)行穩(wěn)壓濾波。圖中的LED發(fā)光二極管顯示主要是用來(lái)檢測(cè)上電過(guò)程。 　　3.3外部存儲(chǔ)電路設(shè)計(jì) 　　在運(yùn)動(dòng)控制系統(tǒng)中FPGA擔(dān)負(fù)著極其重要的作用，它是整個(gè)激光雕刻數(shù)控系統(tǒng)中實(shí)現(xiàn)精插補(bǔ)的關(guān)鍵，同時(shí)也是圓網(wǎng)印花運(yùn)動(dòng)控制系統(tǒng)中產(chǎn)生定位脈沖的核心部件。作為Spartan-II系列FPGA來(lái)說(shuō)，由于其內(nèi)部采用SRAM工藝，它的配置數(shù)據(jù)存儲(chǔ)在SRAM中。由于SRAM的易失性，每次系統(tǒng)上電時(shí)必須重新配置數(shù)據(jù)即ICR，只有在數(shù)據(jù)配置正確的情況下系統(tǒng)才能正常工作。而在系統(tǒng)掉電之后器件又完全恢復(fù)“空白”狀態(tài)。因此在這種情況下系統(tǒng)就需要外擴(kuò)存儲(chǔ)芯片以便將配置文件存儲(chǔ)在其中。 　　串行E2PROM是可在線電擦除和電寫入的存儲(chǔ)器，具有體積小、接口簡(jiǎn)單、數(shù)據(jù)保存可靠、可在線改寫、功耗低等特點(diǎn)。串行EPROM常用的總線形式為I2C總線形式。這里采用的E2PROM芯片為Atmel公司生產(chǎn)的AT24C512芯片,該芯片可提供64K存儲(chǔ)空間，具有非易失、體積小、可編程、可擦除等特點(diǎn), 　　并具有在低電壓下工作的特性，而且在兩線串行總線上最多可接4片AT24C5121331，所應(yīng)用的LPC2132芯片中,有專門的引腳可擴(kuò)展標(biāo)準(zhǔn)I2C器件。它與ARM進(jìn)行連接的硬件電路圖如圖3所示。 　　在圖中可以看出，在I2C總線的數(shù)據(jù)線和時(shí)鐘線上分別加了2K的上拉電阻，這是由ARM的I/O口自身結(jié)構(gòu)的要求所決定的。在LPC2132中，由于具有I2C總線功能的I/O口為開漏輸出，因此在用到I2C總線功能時(shí)需要加上1K～l0K的上拉電阻。在本次設(shè)計(jì)過(guò)程中，這里擴(kuò)展了兩片E2PROM存儲(chǔ)芯片，其中一片用來(lái)作為運(yùn)動(dòng)控制系統(tǒng)的硬件精插補(bǔ)器;而另外一片則用來(lái)產(chǎn)生運(yùn)動(dòng)控制系統(tǒng)的精確定位脈沖。 　　3.4 輸入輸出口設(shè)計(jì) 　　在本設(shè)計(jì)中，共有8路輸入開關(guān)量、8路輸出開關(guān)量、4路編碼器輸入、4路變頻脈沖輸出和FPGA外擴(kuò)的多路輸入輸出口，為了有效的防止干擾進(jìn)入運(yùn)動(dòng)控制系統(tǒng)控制核心，這里統(tǒng)一采用了光耦隔離。光耦隔離具有以下優(yōu)點(diǎn): 　�。�1） 輸入阻抗小，一般為100Ω-1KΩ之間，干擾源內(nèi)阻一般會(huì)很大,因此分壓到光耦的噪聲很小。 　　（2） 光耦的內(nèi)部發(fā)光二極管是通過(guò)電流工作，而一般情況下干擾電流不能驅(qū)動(dòng)。因此干擾噪聲能被有效抑制。 　　（3） 輸入輸出回路中的分布電容極小，一般為0.5-2pf，而且絕緣電阻很大，輸入回路一邊的干擾很難通過(guò)光耦饋送到輸出端。 　　通過(guò)光耦連接的輸入輸出口如圖4-4所示： 　　在低速開關(guān)量中，由圖4（a）可以看出，這里采用貼片低速光耦MOCD217-M它是Motorola公司的產(chǎn)品，是具有低輸入電流的雙路光耦。之所以這里在接六輸入口之前加入電阻R3，是因?yàn)锳RM中的部分I/O口是開漏式的，防止在輸入輸出過(guò)程中電流過(guò)大,將相應(yīng)口燒壞。如圖4（b）在高速開關(guān)量中，采用HCPL0661雙路光耦進(jìn)行擴(kuò)展，它是Agilent Technologies公司的產(chǎn)品，其開關(guān)速率可達(dá)到l0M左右，可應(yīng)用于各種高速脈沖輸入輸出的場(chǎng)合。 　　4.2.5 FPGA配置方式 　　在Xilinx公司Spartan-II系列FPGA的配置過(guò)程中,主要有三種配置方式：Boundary-Scan模式、Master/ Slave-Serial模式、Master/Slave-Parallel模式。下面將就這三種模式的配置過(guò)程做簡(jiǎn)單分析，并將其中的Slave-Parallel配置模式做詳細(xì)介紹。 　�。�1） Boundary-Scan模式。邊界掃描模式采用的是JTAG標(biāo)準(zhǔn)，因此有時(shí)也稱為JTAG配置模式。該模式只有四個(gè)專用配置信號(hào)線，分別為TCK（時(shí)鐘）、TDI（數(shù)據(jù)輸入）、TDO（數(shù)據(jù)輸出）、TMS（狀態(tài)和控制）。該模式類似于從串模式。在配置過(guò)程中需要外部處理器的支持。 　�。�2） Master/ Slave-Serial模式。串行配置即每個(gè)時(shí)鐘僅接受一位配置數(shù)據(jù)。串行配置可分為主串和從串兩種模式。如果配置的時(shí)鐘信號(hào)來(lái)自所需配置的FPGA器件，這種模式為主串模式。由外部器件提供配置時(shí)鐘,這種配置模式為從串模式。 　�。�3） Master/Slave-Parallel模式。為了實(shí)現(xiàn)數(shù)據(jù)的快速加載，Xilinx在FPGA器件中增加了并行模式。該模式為8位配置數(shù)據(jù)寬度,需要8位數(shù)據(jù)線D7—DO。此外,還有低電平有效的芯片選擇信號(hào)（/CS）、電平有效的寫信號(hào)（WR）、高電平有效的忙信號(hào)（BUSY）。當(dāng)BUSY信號(hào)為高時(shí)表示器件忙，不能執(zhí)行下一步的寫操作，需要等待直到該信號(hào)腳為低時(shí)止。對(duì)于50MHz以下的配置時(shí)鐘，該控制信號(hào)可以不用。并行模式又可細(xì)分成主并行模式和從并行模式。當(dāng)需要對(duì)多個(gè)器件進(jìn)行并行配置時(shí)需選擇從并行模式;當(dāng)僅對(duì)單個(gè)器件進(jìn)行配置時(shí)是主并行配置模式。 　　在本運(yùn)動(dòng)控制系統(tǒng)中為了提高配置過(guò)程的速度，達(dá)到上電后的高速硬件精插補(bǔ)器的實(shí)時(shí)性，并且由于僅對(duì)單個(gè)的FPGA進(jìn)行配置。這里就選擇了主并行配置。ARM與FPGA連接示意圖如圖5所示。 　　由圖5可以看出這里使用ARM的P0.2口和P0.3口外部擴(kuò)展AT24C512的E2PROM存儲(chǔ)芯片。而對(duì)于FPGA的連接則采用并行連接方式，根據(jù)FPGA并行配置規(guī)則，使用ARM的相應(yīng)口連接FPGA。 本文作者創(chuàng)新點(diǎn) 　　在本文中主要就所設(shè)計(jì)的運(yùn)動(dòng)控制系統(tǒng)的硬件進(jìn)行了詳細(xì)的介紹，首先提出了本運(yùn)動(dòng)控制系統(tǒng)的總體規(guī)劃。根據(jù)規(guī)劃，對(duì)其中的幾個(gè)重要模塊做了詳細(xì)的設(shè)計(jì)說(shuō)明。最后對(duì)系統(tǒng)中的硬件精插補(bǔ)器的開發(fā)流程做了簡(jiǎn)單介紹，并在此基礎(chǔ)上做了詳細(xì)的設(shè)計(jì)說(shuō)明，接著對(duì)精插補(bǔ)器中的幾個(gè)重要功能模塊進(jìn)行設(shè)計(jì)，并給出了詳細(xì)的實(shí)現(xiàn)方式說(shuō)明。 參考文獻(xiàn): 　　[1] 劉文生，宋昌才.運(yùn)動(dòng)控制技術(shù)的應(yīng)用.Vol. 31 No. 6 2005.12: 25-27 　　[2] 叢爽，李澤湘編著. 實(shí)用運(yùn)動(dòng)控制技術(shù).電子工業(yè)出版社2006. 　　[3] 黃益群，張海榮，嚴(yán)彩忠，陳先鋒，舒志兵.運(yùn)動(dòng)控制新技術(shù).Servo Control 2005.11: 20-24. 　　[4] 周保延，王伯軍.基于FPGA的數(shù)控?cái)?shù)字積分法圓弧插補(bǔ)器的設(shè)計(jì)與實(shí)現(xiàn).電氣傳動(dòng)自動(dòng)化.Vol. 27, No. 5 2005: 16-18. 　　[5] 田家林，陳利學(xué)，寇向輝. FPGA在運(yùn)動(dòng)控制系統(tǒng)中的設(shè)計(jì). 微計(jì)算機(jī)信息, 2007, 3-2: 212-213