時間:2010-05-05 11:34:16來源:wuyue
1 引言
現(xiàn)在有很多以以太網(wǎng)為基礎(chǔ)的工業(yè)通信協(xié)議,并都有自己的優(yōu)缺點,其中有些協(xié)議是開源的,這讓開發(fā)者可以設(shè)計出自己的協(xié)議。這也意味著這些開源的協(xié)議在工業(yè)上將更加受到歡迎,應(yīng)用也更加廣泛?,F(xiàn)在還沒有統(tǒng)一的協(xié)議,而且協(xié)議的發(fā)展影響著以太網(wǎng)標(biāo)準(zhǔn)的變化,這就要求能夠支持多種協(xié)議的設(shè)計方法。本文主要提出使用FPGA 來盡可能支持較多的工業(yè)以太網(wǎng)協(xié)議并能支持新協(xié)議的加入和系統(tǒng)改進(jìn)。
2 基于FPGA 的工業(yè)以太網(wǎng)解決方案
支持多種協(xié)議的一般的方法可以通過針對每一種協(xié)議都設(shè)計一塊板卡,在需要時互相替換來實現(xiàn)。但隨著市場上標(biāo)準(zhǔn)的增加和發(fā)展,則需要設(shè)計出一種性價比高而且還能快速支持 新協(xié)議的解決方法。 隨著以太網(wǎng)的不斷變化,需要開發(fā)設(shè)計新的電路板,這就會使得成本加大,而且實現(xiàn)的慢。然而,通過使用帶有FPGA 的工業(yè)以太網(wǎng)接口就可以解決以上的問題,使用FPGA 最主要的好處在于它容易重新配置。
在任何時候只需要構(gòu)造一個電路板和能支持任一種工業(yè)以太網(wǎng)協(xié)議的硬件程序。如果要使用不同的協(xié)議或是用戶改變執(zhí)行命令,只需花費幾秒鐘根據(jù)具體 需要改寫FPGA 的配置文件。這種多協(xié)議方法大大降低了開發(fā)成本,減小編碼量[1]。
FPGA 與以太網(wǎng)收發(fā)器(通常為PHY)結(jié)合使用時,它可以完成所有以太網(wǎng)接口的功能。PHY 和電路板中的物理層接口,數(shù)據(jù)鏈路層(MAC)硬件功能可由FPGA 硬件配置程序來實現(xiàn);再往上層(3 層以上)的功能是由運行在FPGA 邏輯電路配置的核心處理器上的軟件實現(xiàn)的。
FPGA 邏輯電路是可編程的,I/O 管腳支持多種協(xié)議,現(xiàn)有的IP 接口應(yīng)用廣泛,所以在現(xiàn)有的應(yīng)用處理器和FPGA 之間很容易實現(xiàn)通信信道。一般現(xiàn)有的處理器接口(如I2C,SPI,其他一些本地并行總線)或系統(tǒng)(PCI,PCI Express,CANopen 等)都可以與FPGA 通信。
由于FPGA 硬件是可編程的,如果想把應(yīng)用程序封裝到FPGA 中,那么可以設(shè)計含有多個微處理器軟核。這樣做的好處在于它可以減少組件數(shù)量,降低成本和功率消耗。此外,完全基于IP 設(shè)計易于移植到新設(shè)備上,而且FPGA 的使用周期長,所以這種設(shè)計不會很快被淘汰。
3 構(gòu)造基于FPGA 的硬件IP 設(shè)計 設(shè)計處理器和以太網(wǎng)MAC硬件看起來很難,但實際上,SOPC Builder 提供了處理器和以太網(wǎng)MAC的IP核,這就變得簡單多了。Altera’s QuartusⅡ的開發(fā)環(huán)境包含SOPC Builder[2],SOPC Builder 能快速并自動配置、集成和生成基于IP的系統(tǒng)。
GUI 的截圖(圖2)中左邊列表顯示了可用的IP 核。若想在現(xiàn)使用的系統(tǒng)中加入IP 核,設(shè)計者只需雙擊所需的IP 模塊。選定IP 模塊后,會出現(xiàn)配置信息,可以選擇相應(yīng)的選項(圖2 右邊)。完成這些后,配置好的IP 功能塊就會出現(xiàn)在當(dāng)前系統(tǒng)設(shè)計中,如圖窗口的右邊。該部件的地址和中斷級別 可以改變,可通過GUI 修改系統(tǒng)內(nèi)的互聯(lián)結(jié)構(gòu)來改變IP 部件間的連接。處理器能夠快速設(shè) 計模塊和高度優(yōu)化系統(tǒng)(如圖3)。
圖中窗口下面顯示設(shè)計的出錯信息,因而開發(fā)者可以很容易的查錯糾錯。系統(tǒng)設(shè)計好后,設(shè)計人員點擊“generate”后即生成所要求的系統(tǒng)。該系統(tǒng)生成后,可作為QuartusⅡ原理圖設(shè)計編輯器的一個功能模塊。 如果以后需要修改設(shè)計,設(shè)計人員只需打開SOPC Builder 使用GUI 來修改,再重新生成系統(tǒng),然后用QuartusⅡ軟件重新組合,就生成了新的配置文件,這樣在很短的時間內(nèi)生成了一個新的工業(yè)以太網(wǎng)協(xié)議的硬件設(shè)計。
硬件IP 通常封裝作為SOPC Builder的一個部件,它包含了MAC 和其它的所需的邏輯電路。對于軟件IP可在經(jīng)銷商出購買,也可以自己通過移植LwIP 協(xié)議實現(xiàn)。LwIP 是Light-weight Internet Protocol 的縮寫,即輕量級網(wǎng)絡(luò)協(xié)議。LwIP 是瑞典計算機(jī) 科學(xué)院的Adam Dunkels 等開發(fā)的用于嵌入式系統(tǒng)的TCP/IP 協(xié)議棧[5]。
LwIP 實現(xiàn)的重點是在保持TCP/IP 協(xié)議主要功能的基礎(chǔ)上減少對RAM 的占用[3],一般它只需要幾十KByte 的RAM 和40K 左右的ROM 就可以運行,在嵌入式系統(tǒng)中應(yīng)用相當(dāng)廣泛。在使用和移植的過程中可根據(jù)傳輸數(shù)據(jù)的不同要求進(jìn)行刪減或增補(bǔ)。在設(shè)計LwIP 時,就要考慮到移植問題,把所有和硬件、編譯器相關(guān)的部分獨立出來[4],放在/src/arch 下面。若要移植,只要修改這個目錄下的文件即可。
(1)與CPU或編譯器相關(guān)的include 文件。LwIP/src/arch/include/arch 目錄下,cc.h、cpu.h、perf.h中有一些與CPU 或編譯器相關(guān)的定義,如數(shù)據(jù)長度、字的高低位順序等。這應(yīng)該與用戶的操作系統(tǒng)定義的參數(shù)一致。通常,C語言的結(jié)構(gòu)體(struct)是4 字節(jié)對齊的,但是在處理 數(shù)據(jù)包的時候,LwIP 是通過結(jié)構(gòu)體中不同數(shù)據(jù)的長度來讀取相應(yīng)的數(shù)據(jù)的,所以,一定要在定義struct 的時候使用_packed 關(guān)鍵字,讓編譯器放棄struct 的字節(jié)對齊。
LwIP 也考慮到了這個問題,所以,在它的結(jié)構(gòu)體定義中有幾個PACK_STRUCT_xxx 宏,在移植的時候添加編譯器所對應(yīng)的_packed 關(guān)鍵字。
(2)sys_arch 操作系統(tǒng)相關(guān)部分。sys_arch.c 中的內(nèi)容是與操作系統(tǒng)相關(guān)的一些結(jié)構(gòu)和函 數(shù),主要可以分為四個部分:
①sys_sem_t 信號量。LwIP 中需要使用信號量進(jìn)行通信,所以在sys_arch 中應(yīng)實現(xiàn)信號 量結(jié)構(gòu)體和處理函數(shù): struct sys_sem_t
sys_sem_new() //創(chuàng)建一個信號量結(jié)構(gòu)
sys_sem_free() //釋放一個信號量結(jié)構(gòu)
sys_sem_signal() //發(fā)送信號量
sys_arch_sem_wait() //請求信號量
?、?sys_mbox_t 消息。LwIP 使用消息隊列來緩沖、傳遞數(shù)據(jù)報文,因此要在sys_arch 中實現(xiàn)消息隊列結(jié)構(gòu)。
sys_mbox_t 以及相應(yīng)的操作函數(shù):
sys_mbox_new() //創(chuàng)建一個消息隊列
sys_mbox_free() //釋放一個消息隊列
sys_mbox_post() //向消息隊列發(fā)送消息
sys_arch_mbox_fetch() //從消息隊列中獲取消息
?、?sys_arch_timeout 函數(shù)。LwIP 中每個與外界網(wǎng)絡(luò)連接的線程都有自己的timeout 屬性, 即等待超時時間。這個屬性表現(xiàn)為每個線程都對應(yīng)一個sys_timeout 結(jié)構(gòu)體隊列,它包括這 個線程的timeout 時間長度,以及超時后應(yīng)調(diào)用的timeout 函數(shù),該函數(shù)會做一些釋放連接、 回收資源的工作。Timeout 結(jié)構(gòu)體已經(jīng)在sys.h 中定義好了,而且對結(jié)構(gòu)體隊列的數(shù)據(jù)操作 也由LwIP 負(fù)責(zé),我們所要實現(xiàn)的是如下函數(shù):
5 測試
將修改后的LwIP 進(jìn)行測試,比如移植到μC/OS-II 中。先對LwIP 進(jìn)行初始化,再創(chuàng)建TCP或UDP任務(wù),然后就可以測試了,關(guān)鍵部分的代碼和說明如下:
6 結(jié)束語
成本低廉的FPGA 和微處理器軟核IP 使得工業(yè)以太網(wǎng)具有高性價比可編程解決方案成為可能。該方案只需用一個電路板就能實現(xiàn)傳送不同的工業(yè)以太網(wǎng)協(xié)議,并且具有開發(fā)成本低、使用周期長的特點。由于協(xié)議的發(fā)展,已經(jīng)不同于以往的實現(xiàn)方法,而且有很多新的協(xié)議形成,能支持任何工業(yè)以太網(wǎng)協(xié)議的靈活可變的且具有成本效益的解決方案顯得越來越重要。對于工業(yè)設(shè)備制造商來說,用FPGA 實現(xiàn)工業(yè)以太網(wǎng)也是勢在必行。
本文作者的創(chuàng)新點:使用FPGA 實現(xiàn)在一個電路板上傳送不同的工業(yè)以太網(wǎng)協(xié)議的功能,并能支持加入新的協(xié)議,使用周期長,具有高性價比的優(yōu)點,而且易開發(fā)。
標(biāo)簽:
中國傳動網(wǎng)版權(quán)與免責(zé)聲明:凡本網(wǎng)注明[來源:中國傳動網(wǎng)]的所有文字、圖片、音視和視頻文件,版權(quán)均為中國傳動網(wǎng)(www.wangxinlc.cn)獨家所有。如需轉(zhuǎn)載請與0755-82949061聯(lián)系。任何媒體、網(wǎng)站或個人轉(zhuǎn)載使用時須注明來源“中國傳動網(wǎng)”,違反者本網(wǎng)將追究其法律責(zé)任。
本網(wǎng)轉(zhuǎn)載并注明其他來源的稿件,均來自互聯(lián)網(wǎng)或業(yè)內(nèi)投稿人士,版權(quán)屬于原版權(quán)人。轉(zhuǎn)載請保留稿件來源及作者,禁止擅自篡改,違者自負(fù)版權(quán)法律責(zé)任。
產(chǎn)品新聞
更多>2025-04-30
性能躍升20%!維宏NK300CX Plus數(shù)控系統(tǒng)...
2025-04-11
rpi-image-gen:樹莓派軟件鏡像構(gòu)建的終...
2025-04-08
【產(chǎn)品解讀】全面提升精密制造檢測節(jié)拍...
2025-03-31
激光閃耀 智慧引領(lǐng) | WISE MASER 黑武士...
2025-03-20