闡述了嵌入式火箭伺服機構的控制原理，對火箭伺服機構嵌入式智能控制器進行了研究，提出了硬件實現(xiàn)的總體設計結構。對于此設計中的微處理器單元電路元器件的選擇，元器件的連接方法進行了較為詳細的論述。 1 嵌入式導彈伺服機構組成和工作原理 傳統(tǒng)火箭伺服機構的輸入指令來源于彈載計算機，且整個系統(tǒng)的傳輸信號均為模擬信號。而嵌入式火箭伺服機構由控制器和執(zhí)行機構兩大部分組成，結構簡潔，智能化程度高，可以作為一個自治的節(jié)點掛接火箭控制系統(tǒng)總線上。 為了實現(xiàn)總線式火箭控制，我們設計的控制器是基于CAN總線的數(shù)字式伺服機構控制器。其原理框圖如圖1所示。 嵌入式控制器起到了通信接口、數(shù)據(jù)采集與處理等作用，是總線型數(shù)字式伺服機構的核心。其工作原理如下： CAN總線通訊模塊從CAN總線上接受到指令信號，將其送入ARM微處理器，經(jīng)過微處理器的解碼運算，輸出數(shù)字量信號，經(jīng)過D/A和V/I轉(zhuǎn)換輸出指令電流給舵機，舵機將此信號放大，通過聯(lián)動裝置帶動燃氣舵轉(zhuǎn)動，這時燃氣流經(jīng)過偏轉(zhuǎn)了的舵面時，就對火箭產(chǎn)生了一個控制力矩，從而消除火箭飛行的姿態(tài)偏差。在燃氣舵偏轉(zhuǎn)的同時，固定其軸上的舵電位計的電刷也隨之轉(zhuǎn)動，從而輸出與舵偏角大小成比例的電信號作為舵反饋信號，經(jīng)A/D轉(zhuǎn)換后送入微處理器，與來自CAN總線的指令信號綜合后共同控制舵機的動作。另外，舵電位計有兩個電限動觸點，以限制燃氣舵在一定的范圍內(nèi)工作，當電限動觸點接通時，給微處理器一數(shù)字量輸入，微處理器控制舵機的轉(zhuǎn)角不再增加。 由上述的介紹可知，火箭伺服機構控制器應該具備以下幾種主要功能: （1）具有CAN總線通信能力。這是對控制器最基本的要求。因為總線式火箭控制系統(tǒng)的數(shù)據(jù)傳輸是通過CAN總線實現(xiàn)的，所以控制器必須具備總線通信能力，并且能夠保證通訊的速率、誤碼率、通訊距離在要求的范圍之內(nèi)。 （2）具有AI/AO功能。AI即數(shù)據(jù)采集功能，對舵電位計的反饋電壓進行實時采樣，與來自總線的指令信號進行綜合，共同控制舵機動作。而且要求舵機動作及時、平穩(wěn)。AO即模擬量輸出，在此要求輸出對舵機的控制指令電壓，經(jīng)電壓電流轉(zhuǎn)換輸出指令電流。 （3）具有DI/DO功能。數(shù)字量輸入接收舵電位計電限動觸電反饋信號，然后給微處理器一中斷請求，微處理器響應該中斷，控制輸出的指令電流不再增加，使燃氣舵偏角不再增大，而在最大偏角附近抖動。 （4）具有數(shù)據(jù)處理功能。控制器從總線上接收到的是CAN協(xié)議格式的信號，需要控制器進行解碼，再與舵電位計的反饋信號進行求差運算，然后按一定的控制策略將此控制量轉(zhuǎn)換成相應的電信號送至執(zhí)行機構，對舵機實施控制。 （5）具有通用串行通信接口。考慮到控制器的調(diào)試以及與上位機的通信要求，通用串口（RS232,RS422等）還是不可缺少的。 2 控制器的硬件總體結構設計 伺服機構控制器的硬件總體結構如圖2所示。它是以一個32位的ARM微處理器為核心，具備數(shù)據(jù)采集，對象控制、數(shù)據(jù)通信等功能的完整系統(tǒng)。 3 微處理器單元電路設計 3.1 微處理器結構及特性 控制器采用的微處理器是Philips公司的LPC2292芯片，其內(nèi)部結構如圖3所示。LPC2292是基于一個支持實時仿真和跟蹤的16/32位ARM7TDMI -STM CPU，并帶有256kB的嵌入高速Flash存儲器。128位寬度的存儲器接口和獨特的加速結構使32位代碼能夠在最大時鐘速率下運行。對代碼規(guī)模有嚴格控制的應用可使用16位Thumb模式將代碼規(guī)模降低超過30%，而性能的損失卻很小。 由于LPC2292的144腳封裝、極低的功耗、多個32位定時器、8路10位ADC、2路CAN、PWM通道以及多達9個外部中斷使它們特別適用于汽車、工業(yè)控制應用以及醫(yī)療系統(tǒng)和容錯維護總線。LPC2292包含76（使用了外部存儲器）～112（單片）個GPIO口。由于內(nèi)置了寬范圍的串行通信接口，它們也非常適合于通信網(wǎng)關、協(xié)議轉(zhuǎn)換器以及其它各種類型的應用。 3.2 系統(tǒng)復位（RESET）電路 任何微處理器都是通過可靠復位之后才有序執(zhí)行應用程序。同時，復位電路也是容易受噪聲干擾的敏感部位之一。因此，復位電路設計要求有兩個：一要保證整個電路可靠復位；二要有一定的抗干擾能力。 系統(tǒng)復位模塊提供給LPC2292啟動信號，是整個系統(tǒng)運行的開端。復位模塊接線原理圖如圖5所示。LPC2292有2個復位源：RESET管腳和看門狗復位。RESET管腳是一個施密特觸發(fā)輸入管腳，帶有附加的干擾濾波器。任何復位源所導致的芯片復位都會啟動喚醒定時器復位狀態(tài)將一直保持到外部復位撤除，振蕩器開始運行。振蕩器運行經(jīng)過固定數(shù)目的時鐘后，F(xiàn)lash控制器完成其初始化。 當內(nèi)部復位撤除后，處理器從復位向量地址0開始執(zhí)行。此時所有的處理器和外設寄存器都被初始化為預設的值。 喚醒定時器的用途是確保振蕩器和其它芯片操作所需要的模擬功能在處理器能夠執(zhí)行指令之前完全正常工作。這在上電、各種類型的復位以及任何原因所導致上述功能被關閉的情況下非常重要。由于振蕩器和其它功能在掉電模式下關閉，因此將處理器從掉電模式中喚醒就要利用喚醒定時器。 喚醒定時器監(jiān)視晶體振蕩器是否可以安全地開始執(zhí)行代碼。當芯片上電時，或某些事件導致芯片退出掉電模式時，振蕩器需要一定的時間以產(chǎn)生足夠振幅的信號驅(qū)動時鐘邏輯。時間的長度取決于許多因素，包括VDD上升速度（上電時）、晶振的類型及電氣特性（如果使用石英晶體）以及其它外部電路（例如：電容）和外部環(huán)境下振蕩器自身的特性。 3.3 調(diào)試接口（JTAG） JTAG（Joint Test Action Group）是IEEE的標準規(guī)范，ARM7TDMI內(nèi)部提供了3個JTAG型的掃描鏈，可以進行調(diào)試和配置嵌入式的ICE-RT邏輯。JTAG接口接線圖如圖6所示。 JTAG仿真器也稱為JTAG調(diào)試器，是通過ARM芯片上的JTAG邊界掃描口進行調(diào)試的設備。它可以通過現(xiàn)有的JTAG邊界掃描與ARM CPU核進行通訊，屬于完全非插入式（不占用片上資源）調(diào)試。它無需目標存儲器，不占用目標系統(tǒng)的任何端口，而且是普通的駐留監(jiān)測軟件所必須的。另外，JTAG調(diào)試的目標程序是在目標板上執(zhí)行，仿真更接近于目標硬件，因此，仿真結果與真實的運行環(huán)境更為接近，所以逐漸成為目前采用最多的一種調(diào)試方式。 由于LPC2292芯片中集成有JTAG信號，引出這些信號線在板上擴出JTAG口，即可與JTAG調(diào)試器進行通信。 4 總結 本文研究了火箭伺服機構嵌入式智能控制器的硬件設計。提出了嵌入式導彈伺服結構的總體方案,分析了導彈伺服控制器的功能需求，并以此為起點，較為詳細地在控制器的微處理器單元電路方面進行了討論，在工程實踐應用上具有一定的價值。 第二屆伺服與運動控制論壇論文集 第三屆伺服與運動控制論壇論文集