現(xiàn)在已有許多芯片供應(yīng)商對(duì)深度學(xué)習(xí)的興趣不斷增加，也意味著系統(tǒng)單芯片(SoC)對(duì)于存儲(chǔ)器的需求量將會(huì)大增，進(jìn)而帶動(dòng)存儲(chǔ)器測(cè)試需求。

深度學(xué)習(xí)可協(xié)助電腦理解影像、聲音和文字等數(shù)據(jù)，模仿神經(jīng)網(wǎng)路的運(yùn)算模式，以多節(jié)點(diǎn)、分層的運(yùn)算來分析圖片上的特征，最低層的節(jié)點(diǎn)只計(jì)算每一個(gè)像素上的黑白對(duì)比，第二層的節(jié)點(diǎn)則根據(jù)第一層的資料、以連續(xù)的對(duì)比來分辨線條與邊界，隨著層級(jí)愈來愈高、累積的計(jì)算資訊愈來愈復(fù)雜，就可以對(duì)圖片進(jìn)行辨認(rèn)與分類。

對(duì)于半導(dǎo)體產(chǎn)業(yè)而言，深度學(xué)習(xí)未來勢(shì)將應(yīng)用于各領(lǐng)域之中，卷積神經(jīng)網(wǎng)路(CNN)正廣泛地應(yīng)用在影像與視訊辨識(shí)領(lǐng)域。這也意味著SoC對(duì)于存儲(chǔ)器的需求量將會(huì)大增，重要性也相對(duì)提升；無庸置疑地，資料量大即需要龐大的存儲(chǔ)器儲(chǔ)存空間，也為SoC之存儲(chǔ)器測(cè)試帶來更多挑戰(zhàn)。

厚翼科技指出，測(cè)試SoC主要有三種方向，分別是傳統(tǒng)功能測(cè)試、結(jié)構(gòu)測(cè)試及自我測(cè)試(BIST)。功能測(cè)試只能由一組測(cè)試機(jī)臺(tái)單獨(dú)執(zhí)行，而當(dāng)SoC變得更為復(fù)雜且用到更多存儲(chǔ)器時(shí)，便需要更簡(jiǎn)便且準(zhǔn)確的存儲(chǔ)器測(cè)試功能。

由于擔(dān)心未來測(cè)試機(jī)臺(tái)的效能及成本增加，半導(dǎo)體廠商開始加入更多的掃描路徑到設(shè)計(jì)中，以便借由結(jié)構(gòu)測(cè)試方式來找出芯片在制造時(shí)所發(fā)生的潛在錯(cuò)誤，使得最后有愈來愈多的BIST與SoC設(shè)計(jì)整合。

然而，BIST雖可成功降低產(chǎn)品不良率(DPPM)及公司成本，但同時(shí)也會(huì)影響芯片效能。對(duì)此，厚翼科技特別開發(fā)名為“Brains”的存儲(chǔ)器自我測(cè)試電路產(chǎn)生軟體，從整體的芯片設(shè)計(jì)切入，全自動(dòng)的判讀存儲(chǔ)器并將其分群，讓使用者能輕易產(chǎn)生最佳化的BIST電路，從產(chǎn)品設(shè)計(jì)前端大幅提升測(cè)試良率、降低測(cè)試成本。此一軟體架構(gòu)可以在最省面積的狀況下，同時(shí)又不造成效能上的損失作處理。對(duì)于日新月異的處理器，可提供直接彈性調(diào)配的介面，以支援各式處理器。

更多資訊請(qǐng)關(guān)注電力電子頻道